# DATA PROCESSOR AND METHOD FOR UPDATING DATA TABLE

Patent number:

JP2002342256

**Publication date:** 

2002-11-29

Inventor:

KOYAMA HIDEMI; IWATA KATSUMI; IIDA

YOSHIKAZU; FUKAZAWA SHINICHI; FUJIMOTO

**TSUKASA** 

Applicant:

HITACHI LTD; HITACHI HOKKAI SEMICONDUCTOR;

KOKUSAI ELECTRIC ALHPA CO LTD

Classification:

- international:

G06F3/00; G06F9/445; G06F13/12; G06F13/38; G06K17/00; G06F3/00; G06F9/445; G06F13/12;

G06F13/38; G06K17/00; (IPC1-7): G06F13/12

- european:

Application number: JP20010142499 20010514 Priority number(s): JP20010142499 20010514

Report a data error here


Also published as:

WO02093390 (A1)

US2004122984 (A1)

#### Abstract of JP2002342256

PROBLEM TO BE SOLVED: To provide a data processor, capable of readily facilitating countermeasures to the addition and change of interface specifications represented by the command specifications of the target equipment of interface control. SOLUTION: In an interface controller (3), first control information to be applied to a first latch means (CMDR) for controlling the operation of target equipment (6) of interface control, connected to the interface controller (3) and second control information to be applied to second latch means (MDR, CTR, RTR) for controlling the interface operation with the target equipment of interface control are made correspond to each other, so as to be respectively defined. When a command specified for the target equipment of the interface control is added or changed, countermeasures are facilitated, by independently correcting the both control information concerning the transmission of the command to the target equipment of interface control and the interface control operation of the interface controller itself.



Data supplied from the esp@cenet database - Worldwide

THIS PAGE BLANK (USPTO)

#### (19) 日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出顧公開番号 特開2002-342256 (P2002-342256A)

(43)公開日 平成14年11月29日(2002.11.29)

(51) Int.Cl.7

識別記号

FΙ

テーマコード(参考)

G06F 13/12

340

G06F 13/12

340H 5B014

### 審査請求 未請求 請求項の数15 OL (全 16 頁)

号
号

特願2001-142499(P2001-142499)

(71)出顧人 000005108.

株式会社日立製作所

(22)出願日 平成13年5月14日(2001.5.14)

東京都千代田区神田駿河台四丁目6番地

(71)出願人 000233594

日立北海セミコンダクタ株式会社

北海道亀田郡七飯町字中島145番地

(71)出願人 501189819

国際電気アルファ株式会社

東京都羽村市神明台二丁目 6番13号

(74)代理人 100089071

弁理士 玉村 静世


最終頁に続く

#### (54) 【発明の名称】 データプロセッサ及びデータテーブルの更新方法

## (57)【要約】

【課題】 インタフェース制御対象機器のコマンド仕様などに代表されるインタフェース仕様の追加・変更に対して対処が容易なデータプロセッサを提供する。

【解決手段】 インタフェースコントローラ(3)は、それに接続されるインタフェース制御対象機器(6)の動作を制御するために第1のラッチ手段(CMDR)に与えられる第1の制御情報と、前記インタフェース制御対象機器との間のインタフェース動作を制御するために第2のラッチ手段(MDR, CTR, RTR)に与えられる第2の制御情報とを対応させて夫々別々に定義できるようにしてある。インタフェース制御対象機器のために規定されているコマンドに追加或は変更があったとき、前記インタフェース制御対象機器へのコマンド送出の点と、インタフェース制御対象機器へのコマンド送出の点と、インタフェース制御動作の点に関して、双方の制御情報を独立に修正して対処することができる。



### 【特許請求の範囲】

【請求項1】 中央処理装置と、前記中央処理装置によ って制御されるインタフェースコントローラとを有し、 前記インタフェースコントローラは、それに接続される インタフェース制御対象機器の動作を制御するための第 1の制御情報が前記中央処理装置の制御に基づいて与え られる第1のラッチ手段と、前記インタフェース制御対 象機器との間のインタフェース動作を制御するための第 2の制御情報が前記中央処理装置の制御に基づいて与え られる第2のラッチ手段とを有して成るものであること 10 を特徴とするデータプロセッサ。

【請求項2】 前記インタフェースコントローラは前記 第1及び第2のラッチ手段に第1及び第2の制御情報が ラッチされた後に、第1の制御情報を送出する制御手段 を有して成るものであることを特徴とする請求項1記載 のデータプロセッサ。

【請求項3】 前記第2の制御情報は第1の制御情報に よるインタフェース制御対象機器の動作形態を基本的な 形態に類別する第1のタイプ指定情報と、類別された動 イブ指定情報とを含むことを特徴とする請求項1記載の データプロセッサ。

【請求項4】 前記インタフェースコントローラは前記 第1及び第2のタイプ指定情報をデコードしてインタフ ェース動作を制御する制御手段を有して成るものである ことを特徴とする請求項3記載のデータプロセッサ。

【請求項5】 前記第1のタイプ指定情報は、データ転 送の有無、データ転送の方向、データ転送シーケンスの 基本形態を類別する複数ビットの情報を含むことを特徴 とする請求項3記載のデータプロセッサ。

【請求項6】 前記第2のタイプ指定情報は、コマンド に対するレスポンスのデータ量を指定する複数ビットの 情報を含むことを特徴とする請求項3記載のデータブロ セッサ

【請求項7】 前記第2の制御情報は前記インタフェー ス制御対象機器との接続端子機能を選択可能に決定する 動作モード情報を含むことを特徴とする請求項1記載の データプロセッサ。

【請求項8】 第1の制御情報と第2の制御情報との対 応関係を前記中央処理装置によって参照可能に保持する 40 データテーブルの更新方法。 ことができる不揮発性記憶装置を更に備えて成るもので あることを特徴とする請求項 1 記載のデータプロセッ

【請求項9】 前記不揮発性記憶装置は中央処理装置を 介して書換え可能なフラッシュメモリであることを特徴 とする請求項8記載のデータプロセッサ。

【請求項10】 1個の半導体チップに形成されて成る ものであることを特徴とする請求項9記載のデータプロ セッサ。

記インタフェース制御対象機器としての不揮発性メモリ カードを制御するものであることを特徴とする請求項1 記載のデータプロセッサ。

【請求項12】 前記不揮発性メモリカードはマルチメ ディアカードであることを特徴とする請求項 1 1 記載の データプロセッサ。

【請求項13】 中央処理装置と、前記中央処理装置に よって制御されるインタフェースコントローラとを有 し、

前記インタフェースコントローラは、それに接続される インタフェース制御対象機器の動作を制御するための第 1の制御情報が前記中央処理装置の制御に基づいて与え られる第1のラッチ手段と、前記インタフェース制御対 象機器との間のインタフェース動作を制御するための第 2の制御情報が前記中央処理装置の制御に基づいて与え られる第2のラッチ手段とを有し、

前記中央処理装置は第1のラッチ手段に与えた第1の制 御情報をインタフェース制御対象機器に向けて送出させ た後に、第2のラッチ手段へ与える第2の制御情報を逐 作形態の中のバリエーションを類別するための第2のタ 20 次変更することによって、当該第1の制御情報に基づい て動作する前記インタフェース制御対象機器との間のイ ンタフェース動作を逐次制御するものであることを特徴 とするデータプロセッサ。

> 【請求項14】 インタフェースコントローラと当該イ ンタフェースコントローラを制御するのに参照されるデ ータテーブルとを有するデータ処理システムにおいて、 前記データテーブルを更新する方法であって、

前記インタフェースコントローラは、それに接続される インタフェース制御対象機器の動作を制御するための第 30 1の制御情報が与えられる第1のラッチ手段と、前記イ ンタフェース制御対象機器との間のインタフェース動作 を制御するための第2の制御情報が与えられる第2のラ ッチ手段とを有し、

前記データテーブルは、前記第1の制御情報と第2の制 御情報の対応関係を書換え可能に保持し、

第1の制御情報の追加又は変更に応じて、 データテーブ ルに追加に係る第1の制御情報と第2の制御情報の対応 を追加し、データテーブル上の変更に係る第1の制御情 報と第2の制御情報の対応を修正することを特徴とする

【請求項15】 前記データテーブルは書換え可能な不 揮発性記憶装置であることを特徴とする請求項14記載 のデータテーブルの更新方法。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、マルチメディアカ ード(MMCカード)、セキュアディジタルカード(S Dカード)、フラッシュメモリカード、又はATアタッ チメントカード (ATAカード) 等の周辺機器に対して 【請求項11】 前記インタフェースコントローラは前 50 インタフェース制御を行うインタフェースコントローラ

30

を内蔵するデータプロセッサに関し、特にインタフェー ス制御対象機器である周辺機器に対する制御コマンドの 仕様変更や制御コマンドの追加等に対応するための技術 に関し、例えば、MMCカードのインタフェースコント ローラ、更にはそれを搭載したシングルチップのデータ プロセッサに適用して有効な技術に関する。

#### [0002]

【従来の技術】パーソナルコンピュータ(PC)や携帯 端末等にはMMCカードに代表される不揮発性の小型ス トレージデバイスをはじめとして種々の周辺機器が利用 10 される。そのような周辺機器を接続して制御するための インタフェースコントローラは、周辺機器のインタフェ ース仕様を満足する信号入出力制御機能を備えることが 必要になる。例えば、マルチメディアカードの場合、端 子機能、動作電圧、コマンド仕様、データ形式などが予 め決められている。例えば、MMCカードでは、SPI モードとMMCモードを有し、コマンドはコマンド部、 アーギュメント部及びCRC部から成り、マルチメディ アカードに所定のコマンドが発行されるとレスポンスを 返す、というような仕様が定められている。

【0003】尚、MMCカードについて記載された文献 の例として、株式会社CQ出版発行のインタフェース (1999年12月発行)第124頁乃至第130頁が ある。

#### [0004]

【発明が解決しようとする課題】本発明者は、MMCカ ードなどの周辺機器を接続して制御するためのインタフ ェースコントローラに周辺機器のインタフェース仕様を 満足させる方法について検討した。それによれば、イン タフェース仕様を満足させるためには、周辺機器のコマ ンド仕様にしたがい、そのコマンドによって動作する周 辺機器とのインタフェースを制御する制御機能を実現す ればよく、例えば、周辺機器に与えるコマンドをデコー ドしてインタフェースコントローラ側で必要な処理を実 行させることが可能である。しかしながら、そのような ハードワイヤードロジックに全面的に依存する制御論理 を採用した場合には、コマンド仕様の変更やコマンドの 追加に対して、対応するのが容易ではないということが 明らかにされた。特に、ユーザユニークなコマンドの追 加が仕様上保証されている場合には、可能性として存在 40 し得る全てのコマンドに対処するには無駄が多く、現実 的でないことが見出された。

【0005】本発明の目的は、インタフェース制御対象 機器のコマンド仕様などに代表されるインタフェース仕 様の追加・変更に対して対処が容易なデータプロセッサ を提供することにある。

【0006】本発明の別の目的は、インタフェース制御 対象機器のコマンド仕様などに代表されるインタフェー ス仕様の追加・変更に対して回路規模の増大を招くこと 無く対処することができるデータプロセッサを提供する 50 るインタフェース制御対象機器の動作形態を基本的な形

ことにある。

【0007】本発明のその他の目的は、インタフェース 制御対象機器のコマンド仕様などに代表されるインタフ ェース仕様の追加・変更に対して容易に対処するための データテーブルの更新方法を提供することにある。

【0008】本発明の前記並びにその他の目的と新規な 特徴は本明細書の記述及び添付図面から明らかになるで

[0009]

【課題を解決するための手段】本願において開示される 発明のうち代表的なものの概要を簡単に説明すれば下記 の通りである。

【0010】(1)本発明に係るデータプロセッサは、 中央処理装置と、前記中央処理装置によって制御される インタフェースコントローラ(3)とを有する。前記イ ンタフェースコントローラは、それに接続されるインタ フェース制御対象機器(6)の動作を制御するための第 1の制御情報が前記中央処理装置の制御に基づいて与え られる第1のラッチ手段(CMDR)と、前記インタフ 20 ェース制御対象機器との間のインタフェース動作を制御 するための第2の制御情報が前記中央処理装置の制御に 基づいて与えられる第2のラッチ手段(MDR、CT R、RTR)とを備える。

【0011】上記データプロセッサにおいて、インタフ ェース制御対象機器に規定されているコマンドに追加或 は変更があれば、当然インタフェースコントローラの制 御内容も影響を受ける。このとき、インタフェース制御 対象機器へのコマンド送出の点に関しては、追加或は変 更されたコマンドコードを第1の制御情報の一つとして 新たに追加し或は対応する第1の制御情報を修正して対 処すればよい。また、インタフェースコントローラそれ 自体のインタフェース制御動作の点に関しては、追加或 は変更されたコマンドコードによるインタフェース制御 対象機器の機能若しくは動作の追加又はその変更に対応 する制御を行うように第2の制御情報を修正して対処す ればよい。これにより、インタフェース制御対象機器へ 送出するコマンドを直接デコードしてインタフェース制 御を行う場合に比べ、インタフェース仕様の追加・変更 に対して対処が容易であり、また、インタフェース仕様 の追加・変更に対して回路規模の増大を招くこと無く対 処することができる。

【0012】前記インタフェースコントローラは前記第 1及び第2のラッチ手段に第1及び第2の制御情報がラ ッチされた後に、第1の制御情報を送出する制御手段

(9)を有することが望ましい。自らのインタフェース 制御の内容が確定してから、インタフェース制御対象機 器に動作を開始させる方が、インタフェース動作が安定 する。

【0013】前記第2の制御情報は第1の制御情報によ

態に類別する第1のタイプ指定情報と、類別された動作 形態の中のバリエーションを類別するための第2のタイ プ指定情報とを含む。これにより、第1のタイプ指定情 報と、第2のタイプ指定情報との組み合わせによって規 定することができる全てのコマンド動作をサポートする ことが可能になり、その範囲内であれば、コマンド仕様 の追加及び変更に対処することが可能であり、しかもそ の対処法は明解である。

5

【0014】前記インタフェースコントローラは前記第 ース動作を制御する制御手段(9)を有していれば、そ の制御手段がハードワイヤードロジックであっても、プ ログラム制御であっても、容易に対処することができ る。

【0015】前記第1のタイプ指定情報には、データ転 送の有無、データ転送の方向(リード、ライト)、デー タ転送シーケンスの基本形態を類型化した複数ビットの 情報を採用してよい。前記第2のタイプ指定情報には、 コマンドに対するコマンドレスポンスのデータ量を指定 する複数ビットの情報を採用してよい。

【0016】前記第2の制御情報は前記インタフェース 制御対象機器との接続端子機能を選択可能に決定する動 作モード情報を含んでよい。

【0017】第1の制御情報と第2の制御情報との対応 関係を前記中央処理装置によって参照可能に保持すると とができる不揮発性記憶装置(5)を更に備えてよい。 そのよな不揮発性記憶装置に対する対応関係データの書 込みは、予めそのような対応関係が規定されているデー タライブラリを用いて行うと効率的である。コマンド仕 様の変更や追加の有る毎に、書き換えを行えば万全であ る。そのようなデータライブラリからのデータダウンロ ードは、インターネットなどのネットワークを介して行 えば更に能率的である。

【0018】前記不揮発性記憶装置は中央処理装置を介 して書換え可能なフラッシュメモリとしてよい。このフ ラッシュメモリを含めて、データプロセッサを1個の半 導体チップに形成してよい。当然マルチチップ構成を採 用することも可能である。

【0019】前記インタフェースコントローラは例え メモリカードを制御する。前記不揮発性メモリカードは 例えばマルチメディアカードである。

【0020】〔2〕別の観点によるデータプロセッサ は、上記同様中央処理装置及びインタフェースコントロ ーラとを有し、前記インタフェースコントローラ(3) A)は、それに接続されるインタフェース制御対象機器 の動作を制御するための第1の制御情報が前記中央処理 装置の制御に基づいて与えられる第1のラッチ手段(3 0, 31)と、前記インタフェース制御対象機器との間 のインタフェース動作を制御するための第2の制御情報 50 ップ)に形成される。

が前記中央処理装置の制御に基づいて与えられる第2の ラッチ手段(34)とを有するこのとき、前記中央処理 装置は、第1のラッチ手段に与えた第1の制御情報をイ ンタフェース制御対象機器に向けて送出させた後、第2 のラッチ手段へ第2の制御情報を逐次与えることによっ て、当該第1の制御情報に基づいて動作する前記インタ フェース制御対象機器との間のインタフェース動作を逐 次的に制御するものである。インタフェース動作の逐次 的制御は、CPUのソフトウェアへの依存度が高く、C 1及び第2のタイプ指定情報をデコードしてインタフェ 10 PUの負担は増えるが、制御動作の融通性が増すことが できる。この逐次制御は所謂プログラム制御に類似の制 御形態となる。これによっても上記同様、インタフェー ス制御対象機器のコマンド仕様などに代表されるインタ フェース仕様の追加・変更に対して対処が容易になり、 また、そのようなインタフェース仕様の追加・変更に対 して回路規模の増大を招くこと無く対処することができ る。

> 【0021】〔3〕前記インタフェース制御対象機器の コマンド仕様の変更などに対処するためのデータテーブ 20 ルの更新方法は、インタフェースコントローラと当該イ ンタフェースコントローラを制御するのに参照されるデ ータテーブル(20、22)とを有するデータ処理シス テムにおける前記データテーブルの更新方法である。前 記インタフェースコントローラは、それに接続されるイ ンタフェース制御対象機器の動作を制御するための第1 の制御情報が与えられる第1のラッチ手段(CMDR) と、前記インタフェース制御対象機器との間のインタフ ェース動作を制御するための第2の制御情報が与えられ る第2のラッチ手段 (MDR, CTR, RTR) とを有 する。前記データテーブルは、前記第1の制御情報と第 2の制御情報の対応関係を書換え可能に保持する。 この とき、第1の制御情報の追加又は変更に応じて、データ テーブルに、追加に係る第1の制御情報と第2の制御情 報の対応を追加し、データテーブル上で、変更に係る第 1の制御情報と第2の制御情報の対応を修正する。前記 データテーブルは例えば書換え可能な不揮発性記憶装置 (5) である。

【0022】この方法によれば、前記インタフェース制 御対象機器のコマンド仕様などが変更されると、それに ば、前記インタフェース制御対象機器としての不揮発性 40 対応する第2の制御情報を用いることが必要になるが、 上記データテーブルの更新方法を用いて、第1の制御情 報と第2の制御情報の新たなペアをデータテーブルに備 えるようにすれば、コマンド仕様などの変更に対処する のに大きな処理負担もない。

[0023]

【発明の実施の形態】図1には本発明に係るデータプロ セッサ1の第1の例が示される。同図に示されるデータ プロセッサ1は、例えばCMOS集積回路製造技術によ り単結晶シリコンのような1個の半導体基板(半導体チ

【0024】データプロセッサ1は、中央処理装置(C PU) 2と、前記CPU2によって制御されるインタフ ェースコントローラとしてのMMCインタフェースコン トローラ (MMCIF) 3とを有する。前記CPU2と MMCIF3はバス4で接続され、また、このバス4に は電気的に消去及び書き込み可能なフラッシュメモリの ような不揮発メモリ5が結合される。

【OO25】前記MMCIF3は、インタフェース制御 対象機器としてのMMCカード6に接続されるカードイ ンタフェース部7、バスインタフェース部8、動作制御 10 シーケンサ9、及び複数のレジスタ及びパッファを有す る。前記レジスタ及びパッファとして、第1のラッチ手 段の一例であるコマンドレジスタCMDR、第2のラッ チ手段10の一例であるモードレジスタMDR、コマン ドタイプレジスタCTR、及びレスポンスタイプレジス タRTRが代表的に示されている。図示は省略するが前 記第2ラッチ手段にはその他に、コマンドスタートレジ スタ、転送ブロック数カウンタ、及び転送バイト数カウ ンタ等が設けられている。前記バスインタフェース部8 ンドレジスタCMDR及び第2のラッチ手段10はバス インタフェース8を介して情報設定される。

【0026】前記コマンドレジスタCMDRには、前記 MMCIF3に接続される前記MMCカード6の動作を 制御するためのカード制御コマンド(第1の制御情報) がCPU2から与えられる。コマンドレジスタCMDR に設定されたカード制御コマンドは動作制御シーケンサ 9の制御に基づいてカードインタフェース部7を介して MMCカード6に与えられる。カード制御コマンドは図 2に例示されるように、6バイトのデータ長を有し、1 バイトのコマンド部、4バイトのアーギュメント部、及 び1バイトのCRC部から構成される。コマンド部の先 頭にはコマンドスタートビット ("0")、データ送信 方向ビットを有し、コマンドインデックスとしてのコマ ンド番号は6ビットで指定される。アーギュメント部に はアクセスアドレス等のアクセス制御情報が格納され

【0027】MMCカード6はMMCIF3から与えら れるカード制御コマンドの内容に従って、例えば、MM Cカード6のステータスをMMCIF3にコマンドレス 40 ポンスとして返し、また、リードアクセスを行ってMM Cカード6からリードデータをMMC1F3に返し、ま た、MMCIF3からのライトデータをMMCカード6 に格納したりする動作を行う。カード制御コマンドにし たがってMMCカード6が動作した結果返されるコマン ドレスポンスやリードデータを受け取り、或はライトデ ータをMMCカード6に供給したりする、MMCIF3 によるインタフェース制御は、前記カード制御コマンド に対応して前記レジスタMDR, CTR, RTRに設定

によって行う。

【0028】前記カード制御コマンドのコマンド番号と それに対応する動作及び機能に関する基本的な仕様は、 MMCアソシエーションによってすでに策定されてい る。その内容は公知であり、ここでは詳述しないが、6 ビットで指定し得る番号の一部についてコマンドを規定 している。規定以外の空き番号に関しては将来拡張コマ ンドの追加が行われる可能性がある。

【0029】前記モードレジスタMDRには、前記MM Cカード6との接続端子機能を選択可能に決定する動作 モード、即ちMMCモード又はSPIモードを選択する ための動作モード情報がCPU2によって設定される。 【0030】MMCカード6のコマンド、端子機能、カ ードサイズなどの基本仕様はMMCアソシエーションに よって既に策定されてる。この仕様では、MMCカード 6は第1乃至第7外部端子を有し、MMCモード(マル チメディアカードモード)では、図3に例示されるよう に、図示しない第1外部端子はリザーブ端子(オープン 又は論理値"1"に固定)、第2外部端子はコマンド端 は前記バス4を介してCPU2に接続される。前記コマ 20 子(コマンド入力及び応答信号出力を行う)CMD、図 示しない第3及び第6外部端子は回路の接地電圧(グラ ンド) 端子、図示しない第4外部端子は電源電圧供給端 子、第5外部端子はクロック入力端子CLK、第7外部 端子はデータの入出力端子DATとして機能される。S PI (シリアル・ペリフェラル・インタフェース) モー ドでは、図4に例示されるように、第1外部端子はチッ プセレクト端子(負論理) CS、第2外部端子はデータ 入力端子(ホスト装置からカードへのデータ及びコマン ド入力用) DI、図示しない第3及び第6外部端子は回 路の接地電圧(グランド)端子、図示しない第4外部端 子は電源電圧供給端子、第5外部端子はクロック入力端 子CLK、第7外部端子はデータ出力端子 (メモリカー ドからホスト装置へのデータ及びステータス出力)DO として機能される。MMCモードは複数のMMCカード を同時に使用するシステムに好適な動作モードであり、 MMCカードの識別はホスト装置がMMCカードに設定 したカード識別 ID (相対アドレス) を用いる。SPI モードは簡易で安価なシステムでの利用に最適であり、 MMCカードの選択はホスト装置から供給されるチップ 選択信号CSによって行われる。

【0031】前記コマンドタイプレジスタCTRには、 前記カード制御コマンドによるMMCカード6の動作形 態を基本的な形態に類別するための第1のタイプ指定情 報(コマンド動作タイプ情報)として、カード制御コマ ンドで指定される動作にデータ転送動作が付随するか否 か、データ転送動作が付随する場合のデータ転送の方向 (リード動作又はライト動作の区別)、及び付随するデ ータ転送動作のデータ転送シーケンスの基本形態を類型 化した、複数ビットの情報がCPU2によって設定され された制御情報を動作制御シーケンサ9が解読すること SO る。データ転送シーケンスの基本的な形態とは、特に制 限されないが、シングルデータブロック転送、マルチブ ルデータブロック転送、及びストリームデータ転送とさ

【0032】前記レスポンスタイプレジスタRTRには コマンドタイプレジスタCTRに設定されるコマンド動 作タイプ情報で類別された動作形態の中のバリエーショ ンを類別するための第2のタイプ指定情報(コマンドレ スポンスタイプ情報)として、例えばコマンドに対する コマンドレスポンスのデータ量を指定する複数ビットの 情報がCPU2によって設定される。指定可能なデータ 10 量は、0バイト(コマンドレスポンスを要せず)、1バイ ト、2バイト、5バイト、6バイト、又は17バイトと される。

【0033】前記コマンド動作タイプ情報及びコマンド レスポンスタイプ情報の組み合わせによって表すことが できるカード制御コマンドによる動作の類型は図5に概 略的に示すことができる。即ち、コマンドレスポンス及 びデータ転送を伴わない第1コマンド形態(CMD)、 データ転送を伴わずコマンドレスポンスを伴う第2コマ ンド形態(СМD+RES)、データ転送を伴わず特定 20 コマンドレスポンス(書き換えビジー)を伴う別の第3 コマンド形態(CMD+RES(busy))、コマンドレ スポンス及びシングルデータブロックリードを伴う第4 コマンド形態(CMD+RES+Read Data・シング ル)、コマンドレスポンス及びマルチブルデータブロッ クリードを伴う第5コマンド形態 (CMD+RES+Re ad Data・マルチプル)、コマンドレスポンス及びスト リームデータリードを伴う第6コマンド形態 (CMD+ RES+Read Data・ストリーム)、コマンドレスポン ド形態 (CMD+RES+Write Data・シングル)、 コマンドレスポンス及びマルチプルデータブロックライ トを伴う第8コマンド形態 (CMD+RES+Write D ata・マルチプル)、コマンドレスポンス及びストリー ムデータライトを伴う第9コマンド形態(CMD+RE S+Write Data・ストリーム)、コマンドレスポンス 及びデータ転送を伴わなずに特定の動作(マルチプルデ ータブロックアクセス、ストリームデータアクセスの停 止)を行う第10コマンド形態(CMD(stop))に類型 化される。

【0034】 CCで、MMCIF3による制御動作の幾 つかを説明する。図6はコマンド送信及びコマンドレス ポンス受信の動作シーケンスが例示される。この動作シ ーケンスは、前記第2コマンド形態(CMD+RES) に応ずる。図6において、CPU2はモードレジスタM DRにカード動作モード情報を設定し(時刻t0)、コ マンドレジスタCMDRにカード制御コマンドを設定し (時刻t1)、コマンドタイプレジスタCTRにコマン ド動作タイプを設定し(時刻 t 2)、コマンドレスポン

10

る(時刻t3)。図においてL2は第2ラッチ手段(M DR, CTR, RTR) の総称であり、L1はコマンド レジスタCMDRを意味する。その後、CPU2がコマ ンドスタートレジスタにイネーブルビットをセットする と(時刻t4)、MMCIF3はコマンドレジスタCM DRのカード制御コマンドを送信する(時刻t5)。M MCカード6はこれを受信し、受信したコマンドで特定 される内部処理を行い 内部のステータスをコマンドレ スポンスとしてMMCIF3に返す(時刻t6)。

【0035】図7はコマンド送信、コマンドレスポンス 受信、データリードアクセスの動作シーケンスが例示さ れる。この動作シーケンスは、前記第4コマンド形態 (CMD+RES+Read Data・シングル) に応ずる。 図7において、CPU2は上記同様に、カード動作モー ド情報の設定(時刻 t 0)、カード制御コマンドの設定 (時刻t1)、コマンド動作タイプの設定 (時刻t 2)、コマンドレスポンスタイプの設定(時刻t3)、 コマンドスタートレジスタへのイネーブルビットのセッ ト(時刻t4)を行う。これにより、MMCIF3はコ マンドレジスタCMDRのカード制御コマンドを送信し (時刻t5)、これに応答してMMCカード6は内部の ステータスをコマンドレスポンスとしてMMCIF3に 返す(時刻t6)。そして、MMCカード6からリード されたデータがMMCIF3に供給される(時刻t 7)。リードアドレスはカード制御コマンドのアーギュ メント部の内容によって指定される。

【0036】図8はコマンド送信、コマンドレスポンス 受信、マルチプルデータリードアクセスの動作シーケン スが例示される。この動作シーケンスは、前記第5コマ ス及びシングルデータブロックライトを伴う第7コマン 30 ンド形態(CMD+RES+Read Data・マルチプル) に応ずる。図8において、CPU2は上記同様に、時刻 t O からカード動作モード情報の設定、カード制御コマ ンドの設定、コマンド動作タイプの設定、コマンドレス ポンスタイプの設定を行った後、コマンドスタートレジ スタへのイネーブルビットのセット (時刻 t 4) を行 う。これにより、MMCIF3はコマンドレジスタCM DRのカード制御コマンドを送信し(時刻t5)、これ に応答してMMCカード6は内部のステータスをコマン ドレスポンスとしてMMCIF3に返す(時刻t6)。 40 そして、MMCカードから最初にリードされたデータが MMCIF3に供給される(時刻t7)、前記第10コ マンド形態(CMD(stop))が送信されるまで、 それに後続するリードデータが、次データ受信指示に応 答しながらMMCIF3に供給される(時刻t8, t 9, t10)。リードデータのリード開始アドレスはカ ード制御コマンドのアーギュメント部の内容によって指 定される。

【0037】図9はコマンド送信、コマンドレスポンス 受信、ライトアクセスの動作シーケンスが例示される。 スレジスタRTRにコマンドレスポンスタイプを設定す 50 との動作シーケンスは、前記第7コマンド形態(CMD

+RES+Write Data・シングル)に応ずる。図9に おいて、CPU2は上記同様に、カード動作モード情報 の設定(時刻 t 0)、カード制御コマンドの設定(時刻 t1)、コマンド動作タイプの設定(時刻t2)、コマ ンドレスポンスタイプの設定(時刻 t 3)、コマンドス タートレジスタへのイネーブルビットのセット(時刻 t 4)を行う。これにより、MMCIF3はコマンドレジ スタCMDRのカード制御コマンドを送信し(時刻t 5)、これに応答してMMCカード6は内部のステータ スをコマンドレスポンスとしてMMCIF3に返す(時 10 刻 t 6)。MMC I F 3はコマンド送信指示に続いて書 込みデータの送信を行い、これを受けるMMCカード6 はその書込みデータのライト動作を行う(時刻 t 7)。最 後にMMCカード6は、データレスポンスとして書込み データに対するCRCチェックを行い、その結果をデー タレスポンスとしてMMCIF3に返す(時刻t8)。ラ イトデータのライトアドレスはカード制御コマンドのア ーギュメント部の内容によって指定される。

【0038】前述のコマンド動作タイプ情報及びコマン ドレスポンスタイプ情報による図5のようなカード制御 20 コマンドの類型化は、既に策定されているMMCカード のコマンド仕様に準拠して行なわれている。したがっ て、MMCアソシエーションが策定した全てのコマンド は図5の何れかの類型に当てはまる。また、前記コマン ド動作タイプ情報及びコマンドレスポンスタイプ情報の 組合せ若しくは設定内容次第で、策定されていないコマ ンド機能を定義することも可能である。例えば、SPI モードにおいてマルチプルアクセス動作を制御するコマ ンドが策定されていないとする。後からそのようなSP 【モードのコマンド仕様にマルチプルブロックデータア クセスのコマンド機能が追加され、或はユーザユニーク なコマンドとして採用される場合には、追加されたコマ ンド機能に応じて、コマンド動作タイプ情報及びコマン ドレスポンスタイプ情報の組み合わせを新たに定義する だけでそのようなコマンド機能をMMCIF3に追加す ることが可能になる。このようにしてMMCIF3に新 たなコマンドに応答する制御機能が追加されたとき、そ の機能をMMCカード6に処理させるためのカード制御 コマンドには、仕様追加されたコマンド機能に割当てら れた仕様上のコマンドコードを用いることになる。

【0039】更に詳しく説明する。例えば、MMCカードの仕様上、コマンド番号CMD21のコマンドが規定されていないとする。仕様変更により後から、コマンド番号CMD21として新たなコマンドが追加されたと想定する。その場合には、追加されたコマンド機能に応答するインタフェース制御機能をレジスタMDR、CTR、RTRの設定情報として定義し、これに対応してレジスタCMDRに設定すべきコマンド番号CMD21のカード制御コマンドにはコマンド部にコマンドインデックスとして値21のコードを採用することになる。ま

た、コマンド番号CMD17のコマンド機能が仕様変更 になる場合には、その変更がレジスタCTR、RTRの 設定値で変更可能な範囲であれば、コマンド番号CMF 17のカード制御コマンドに対応するレジスタCTR, RTRの設定情報を変更して対処することができる。 【0040】このように、MMCカード6に規定されて いるコマンド仕様に追加或は変更があったとき、MMC カード6へのコマンド送出の点に関しては、追加或は変 更されたコマンドコードを用いるカード制御コマンドを 新たに追加し或は対応するカード制御コマンドを修正し て対処すればよい。また、動作シーケンサ9によるMM Cカード6とのインタフェース制御動作の点に関して は、追加或は変更されたコマンドコードによるMMCカ ードの機能若しくは動作の追加或はその変更に対応する ようにカード動作モード、コマンド動作タイプ、及びコ マンドレスポンスタイプの制御情報を修正して対処すれ ばよい。これにより、MMCカード6へ送出するコマン ドを直接デコードしてインタフェース制御を行う構成に 比べ、インタフェース仕様の追加・変更に対して対処が 容易になり、また、インタフェース仕様の追加・変更に 対して回路規模の増大を招くこと無く対処することがで きるようになる。

12

【0041】 CCで、前記レジスタCMDR、MDR、 CTR、RTR等に情報を設定してMMC IF3を動作 させるためのCPU2の動作プログラムに着目する。そ のようなレジスタ設定は、CPU2がその動作動作プロ グラムを実行することによって行われる。このとき、コ マンドレジスタCMDRに設定されるカード制御コマン ドと、レジスタMDR、CTR、RTRに設定されるカ ード動作モード、コマンド動作タイプ及びコマンドレス ポンスタイプとは、相互に対応していなければならな い。要するに、カード制御コマンドに含まれるコマンド 部のコマンド番号と、コマンド動作タイプ及びコマンド レスポンスタイプの情報とは、機能上相互に対応するも のを、レジスタCMDRとレジスタMDR、CTR、R TRに設定しなければならない。この要請に対し、全て をCPU2のプログラム記述で対処してもよい。但しそ の場合にはソフトウェアの作成上大きな負担になる。

【0042】そこで、図1に例示されるように、コマン 40 ド番号と、コマンド動作タイプ及びコマンドレスポンス タイプとの対応を定義したデータテーブル20を用意し、MMCIF3の動作を制御するためにCPU2が実 行する動作プログラム21にはカード制御コマンドを記述し、それに対応するコマンド動作タイプ及びコマンドレスポンスタイプの情報についてはプログラム上で直接 記述しない。その代わりに、カード制御コマンドに記述されたコマンド番号を検索キーとして、データテーブル 20を検索し、それによって得られたコマンド助作タイプ及びコマンドレスポンスタイプの情報を用いてレジス 9 CTR、RTRへの設定を行う。これにより、ソフト

ウェア作成の労力を軽減することができる。

【0043】データプロセッサ1の製造メーカが前記デ ータテーブル20の情報をデータライブラリとしてイン ターネット上で提供すれば、データプロセッサ1のユー ザの負担は更に軽減される。そのようなデータテーブル 20は、データプロセッサ1とは別チップのRAMやR OMに形成してよい。或は、オンチップの不揮発性メモ リ5にデータテーブル22を形成してもよい。データテ ーブル20,21に対してはMMCカード6のコマンド 仕様の変更や追加の有る毎に、書き換えを行えばよい が、インターネットなどを介してデータライブラリから データダウンロードによって書き換えを行えば、コマン ド仕様変更やコマンド追加に対する処理が極めて能率的 になり、好都合である。

【0044】図10には本発明に係るデータプロセッサ の第2の例が示される。同図に示されるデータプロセッ サ1Aは、上記同様CPU2及びMMCIF3Aを有す る。前記MMCIF3Aは、それに接続されるMMCカ ード6の動作を制御するための第1の制御情報が設定さ 及びコマンドレジスタ31を有する。クロック設定レジ スタ30にはクロックパルス数がCPU2により設定さ れ、コマンドレジスタ31には前記カード制御コマンド がCPU2により設定される。MMCカード6とのイン タフェース動作に当たり、カード制御コマンドは送受信 制御回路35を介してMMCカード6に与えられる。カ ード制御コマンドが与えられて動作されるMMCカード 6との間のデータ送受信のインタフェースは送受信デー タバッファ33を介して行なわれ、前記コマンドレスポ ンスの受領はコマンドレスポンス受信バッファ32を介 30 して行う。そのようなデータ送受信やコマンドレスポン スの受領制御は、CPU2から第2の制御情報が与えら れる第2のラッチ手段としての逐次コントロールレジス タ34に設定される逐次制御情報に従って送受信制御部 35が行う。ここで、前記逐次制御情報とは、カード制 御コマンド送信の制御情報、コマンドレスポンス受信の 制御情報、データ送受信の制御情報というように、動作 の順を追って制御シーケンスを実現するためのプログラ ム制御情報のような情報である。送受信制御部35は時 0,31やバッファ32,33を用いてMMCカード6 とのインタフェース制御を行い、逐次動作の各動作サイ クル数はクロック設定レジスタ30に設定されたクロッ クパルス数で規定される。CPU2は、レジスタ31に 設定したカード制御コマンドをMMCカード6に向けて 送出させた後、逐次コントロールレジスタ34にセット する逐次制御情報を逐次更新していくことによって、カ ード制御コマンドに基づいて動作するMMCカード6と の間のインタフェース動作を逐次制御させる。インタフ

グラム21Aへの依存度が高く、CPU2の負担は増え るが、制御動作の融通性が増す。これによっても上記同 様、MMCカード6のコマンド仕様などに代表されるイ ンタフェース仕様の追加・変更に対して対処が容易にな り、また、そのようなインタフェース仕様の追加・変更 に対して回路規模の増大を招くこと無く対処することが できるようになる。

【0045】コマンド番号に対応する逐次制御情報はテ ータテーブル20Aを参照して取得すればよい。 コマン 10 ド仕様の追加変更に対しては上記同様にデータテーブル 20Aの書き換えで対処することができる。また、デー タテーブル20Aはデータプロセッサ1Aに対してオフ チップのROMやRAMに保持しても、或はデータプロ セッサ1Aの不揮発性メモリ5にデータテーブル22A として構成してもよい。

【0046】図11には前記データプロセッサ1を全体 的に示してある。図11においてデータプロセッサ1 は、中央処理装置(CPU)2、データトランスファコ ントローラ(DTC)40、CPU2の処理プログラム れる第1ラッチ手段としてのクロック設定レジスタ30 20 などを格納するプログラムメモリであるリードオンリメ モリ(ROM)41、CPU2の作業領域並びにデータ の一時記憶に利用されるランダムアクセスメモリ(RA M) 42、不揮発性メモリ5、バスコントローラ43、 クロック発生回路(CPG)44、割込みコントローラ 45、タイマカウンタ(TMR)46、シリアルコミュ ニケーションインタフェースコントローラ (SCI) 4 7、ユニバーサルシリアルバスコントローラ (USB) 48、MMCIF3、パルスワイズモジュレータ (PW M) 49、ウォッチドッグタイマ (WDT) 50、フリ ーランニングタイマ(FRT)51、及び入出力ポート 52~54を有する。MMCIF3に代えてMMCIF 3Aを採用してもよい。前記CPU2、DTC40、R OM41、RAM42及びバスコントローラ43はCP Uバス56に接続される。このCPUバス56はバスコ ントローラ43を介して周辺バス57にインタフェース され、周辺バス57には、周辺回路として、前記割込み コントローラ45、TMR46、SCI47、USB4 8、MMCIF3、PWM49、及びWDT50が接続 される。前記CPUバス56及び周辺バス57は夫々、 系列的に与えられる逐次制御情報を解読し、レジスタ3 40 データバス、アドレスバス及び制御信号バスを含んでお

り、前記バス4に対応される。前記周辺バス57は入出 力ポート52を介して外部バス(図示せず)とインタフ ェースされ、CPUバス56はバスコントローラ43を 介して周辺バス57、更には入出力ポート52を介して 外部バスとインタフェースされる。入出力ポート53, 54は周辺回路のための外部インタフェースバッファと して機能される。

【0047】データプロセッサ1においてバスマスタモ ジュールは、前記CPU2及びDTC40である。前記 ェース動作の逐次制御は、CPU2が実行する動作プロ 50 CPU2は、例えばROM41から命令をフェッチし、

取り込んだ命令を解読する命令制御部と、命令制御部に よる命令解読結果に従って汎用レジスタや算術論理演算 器などを用いて演算処理を行なう実行部とを有する。D TC40のデータ転送制御条件は予めCPU2によりR AM42に設定され、FRT51がデータ転送要求を発 すると、対応するデータ転送制御条件がRAM42から DTC40にロードされ、DTC40はロードされた転 送制御条件に従ったデータ転送制御を行う。

【0048】バスコントローラ43は、バスマスタモジ ュールであるCPU2、DTC40、及び外部バスマス 10 タとの間のバス権要求の競合に対する調停を行う。調停 論理は例えば優先順位に基づく調停制御である。調停の 結果、バス権が与えられたバスマスタモジュールは、バ スコマンドを出力し、バスコントローラ43は、このバ スコマンドに基づいてバスの制御を行なう。バスコント ローラ43は、バスマスタモジュールの出力するアドレ ス信号がデータプロセッサ1の外部アドレス空間を意味 する場合には、入出力ポート52を介して外部にアドレ ス信号及びアクセスストローブ信号を出力する。

【0049】割り込みコントローラ45には、周辺バス 20 57に接続されたFRT51などの周辺回路から出力さ れる内部割込み信号や入出力ポート54を介して外部か ら入力される外部割込み信号が供給される。前記内部割 込み信号及び外部割込み信号は60で総称される。割込 みコントローラ45は、入力された割込み信号に対して 優先制御及びマスク制御を行って、割り込み要求を受け 付ける。割込みコントローラ45は、割込みを受付ける と、その割込み要求信号の種類などに応じて、CPU2 に割込み要求信号 IRQを出力し、或いはDTC40に DTC起動要求信号DTRQを出力する。

【0050】CPU2に割込要求信号IRQが与えられ ると、CPU2は実行中の処理を中断して、割込み要因 に応じた所定の処理ルーチンに分岐する。分岐先の処理 ルーチンの最後では、復帰命令が実行され、この命令を 実行することによって前記中断した処理が再開可能にさ れる。

【0051】割込みコントローラ45にはDTCチャネ ル毎のデータトランスファコントロールイネーブルレジ スタ(DTCER)が設けられ、複数種類の割り込み要 因に対してDTC起動の許可/禁止を設定できるように 40 される。許可されていれば対応する割込み要因の発生に より対応するDTCチャネルのDTC起動要求信号DT RQが活性化され、禁止されていれば対応する割込み要 因の発生により割込み要求信号IRQが活性化される。 DTC40の起動が可能にされる割込み要因は、特に制 限されないが、FRT51におけるインプットキャプチ ャ割込みおよびコンペアマッチ、SCI47における送 信完了割込みおよび受信完了割込み等とされる。DTC 40の起動が可能にされる割込み要因毎に、DTCベク タ番号、更には対応するベクタアドレスが決められてい 50 コントローラなどにも適用することができる。

る。そのベクタアドレスには、対応するDTC起動要求 で起動されるデータ転送制御条件が格納されるRAM上 の領域の先頭アドレスが保有されている。割込みコント ローラ45からDTC40にDTC起動要求信号DTR Qが与えられると、これに応ずるDTCベクタもDTC 40に供給される。DTC40は、そのDTCベクタが 示すRAM42上のデータ転送制御条件を転送制御レジ スタにロードし、ロードした転送制御条件などに従って データ転送制御を行う。

【0052】その他、データプロセッサ1は電源端子と して、グランドレベル(Vss)及び電源電圧レベル (Vcc) などの外部端子を有し、その他に専用制御端 子として、リセット入力(RES)、スタンバイ(入力 STBY)、モード制御入力(MDO、MD1)、クロ ック入力(EXTAL、XTAL)の各端子を有する。 【0053】前記CPG44は、特に制限されないが、 端子EXTAL、XTALに接続される水晶発振子また はEXTAL端子に入力される外部クロック信号に基づ いてシステムクロック信号のを生成する。

【0054】データプロセッサ1にリセット信号RES が与えられると、CPU2等のオンチップ回路モジュー ルはリセット状態とされる。このリセット信号RESに よるリセット状態が解除されると、CPU2は所定のス タートアドレスから命令をリードし、プログラムの実行 を開始し、それに従って、例えば、RAM15からデー タをフェッチし、フェッチしたデータの演算処理を行 い、処理結果に基づいて、FRT51などを使用して、 外部と信号入出力を行って、各種の機器制御を行う。

【0055】前記USB48などに対しても図1で説明 30 したインタフェース仕様の追加変更に対するのと同様の 構成を採用することが可能である。

【0056】以上本発明者によってなされた発明を実施 形態に基づいて具体的に説明したが、本発明はそれに限 定されるものではなく、その要旨を逸脱しない範囲にお いて種々変更可能であることは言うまでもない。

【0057】例えば、第1及び第2ラッチ手段への制御 情報の設定はCPUが直接行う場合に限定されず、CP Uの制御に基づいてデータ転送を行うダイレクトメモリ アクセスコントローラやデータトランスファコントロー ラなどのデータ転送制御装置を用いて行ってもよい。

【0058】また、インタフェース制御のための第2の 制御情報はコマンド動作タイプ情報及びコマンドレスポ ンスタイプ情報のような類型情報に限定されず、周辺回 路の機能に応じて適宜変更可能である。

【0059】データプロセッサはシングルチップに限定 されず、マルチチップであってもよい。また、インタフ ェースコントローラはMMCカードのインタフェースコ ントローラに限定押されず、フラッシュメモリカードの インタフェースコントローラ、USBのインタフェース

【0060】コマンド動作タイプ情報及びコマンドレス ポンスタイプ情報のような第2の制御情報を入力してイ ンタフェース制御を行う動作制御シーケンサのような回 路はハードワイヤードロジックであっても、プログラム 制御ロジックであってもよい。

【0061】また、コマンド番号とコマンドタイプ及び コマンドレスボンスタイプとの対応関係を参照可能にす るデータテーブルはオンチップマスクROMに構成して もよい。また、データテーブルのエントリを提供するデ ータライブラリはインタネット上でアクセス可能な場合 10 型を概略的に示す説明図である。 に限定されず、CD-ROMやフレキシブルディスクな どの記憶媒体で提供してもよい。

#### [0062]

【発明の効果】本願において開示される発明のうち代表 的なものによって得られる効果を簡単に説明すれば下記 の通りである。

【0063】即ち、データプロセッサのインタフェース 動作は、インタフェース制御対象機器の動作を制御する ための第1の制御情報と、前記インタフェース制御対象 の制御情報とを対応させて夫々別々に定義できるように してあるから、インタフェース制御対象機器のために規 定されているコマンドに追加或は変更があったとき、前 記インタフェース制御対象機器へのコマンド送出の点に 関しては、追加或は変更されたコマンドコードを第1の 制御情報の一つとして新たに追加し或は対応する第1の 制御情報を修正して対処すればよい。また、インタフェ ースコントローラそれ自体のインタフェース制御動作の 点に関しては、追加或は変更されたコマンドコードによ るインタフェース制御対象機器の機能若しくは動作の追 30 【符号の説明】 加又はその変更に対応する制御を行うように第2の制御 情報を修正して対処すればよい。これにより、インタフ ェース制御対象機器へ送出するコマンドを直接デコード してインタフェース制御を行う構成に比べ、インタフェ ース仕様の追加・変更に対して対処が容易であり、ま た、インタフェース仕様の追加・変更に対して回路規模 の増大を招くこと無く対処することができる。

【0064】対を成す前記第1の制御情報と第2に制御 情報を対応させたデータテーブルを用いてインタフェー ス制御を行えばCPUのソフトウェアに対する負担も軽 40 10 第2のラッチ手段 減することができる。

【0065】そのデータテーブルに対しては、第1の制 御情報の追加又は変更に応じて、データテーブルに、追 加に係る第1の制御情報と第2の制御情報の対応を追加 し、データテーブル上で、変更に係る第1の制御情報と 第2の制御情報の対応を修正すればよい。 このデータテ ーブルの更新方法によれば、コマンド仕様などの変更に 対して大きな負担なく対処することができる。

#### 【図面の簡単な説明】

【図1】本発明に係るデータプロセッサの第1の例を示 50 32 コマンドレスポンス受信バッファ

すブロック図である。

【図2】MMCカードのカード制御コマンドの形式を例 示するフォーマット図である。

18

【図3】MMCモードでMMCカードとMMCIFとを 接続する接続態様を例示する接続態様図である。

【図4】SPIモードでMMCカードとMMCIFとを 接続する接続態様を例示する接続態様図である。

【図5】コマンド動作タイプ情報及びコマンドレスボン スタイプ情報によるカード制御コマンドによる動作の類

【図6】第2コマンド形態(CMD+RES)に類別さ れるコマンド送信及びコマンドレスポンス受信の動作シ ーケンスを例示するタイミングチャートである。

【図7】第4コマンド形態(CMD+RES+Read Da ta・シングル)に類別されるコマンド送信、 コマンドレ スポンス受信及びデータリードアクセスの動作シーケン スを例示するタイミングチャートである。

【図8】第5コマンド形態(CMD+RES+Read Da ta・マルチプル)に類別されるコマンド送信、コマンド 機器との間のインタフェース動作を制御するための第2~20~レスポンス受信及びマルチブルデータリードアクセスの 動作シーケンスを例示するタイミングチャートである。

【図9】第7コマンド形態 (CMD+RES+Write D ata・シングル)に類別されるコマンド送信、コマンド レスポンス受信及びライトアクセスの動作シーケンスを 例示するタイミングチャートである。

【図10】本発明に係るデータプロセッサの第2の例を 示すブロック図である。

【図11】本発明に係るデータプロセッサを全体的に示 したブロック図である。

- 1、1A データプロセッサ
- 2 中央処理装置
- 3、3A MMCインタフェースコントローラ
- 4 バス
- 5 不揮発性メモリ
- 6 MMCカード
- 7 カードインタフェース部
- 8 バスインタフェース部
- 9 動作制御シーケンサ (制御手段)

MDR モードレジスタ

CTR コマンドタイプレジスタ

RTR レスポンスタイプレジスタ

CMDR コマンドレジスタ (第1のラッチ手段)

- 20、20A データテーブル
- 21、21A 動作プログラム
- 22、22A データテーブル
- 30 クロック設定レジスタ (第1のラッチ手段)
- 31 コマンドレジスタ (第1のラッチ手段)

(


33 送受信データバッファ


## \*35 送受信制御回路(制御手段)

34 逐次コントロールレジスタ (第2のラッチ手段) \*





【図2】






【図6】






[図7]

図7 (コマンド送信/レスポンス受信/MMCカードからのデータ受信のシーケンス例)







. . . . . .


【図8】

図 8 (コマンド送信/レスポンス受信/MMCカードからのデータ受信(複数ブロックデータ)のシーケンス例)







【図9】











### フロントページの続き

(72)発明者 小山 秀見

北海道亀田郡七飯町字中島145番地 日立

北海セミコンダクタ株式会社内

(72)発明者 岩田 克美

東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体グループ内 (72)発明者 飯田 好和

東京都小平市上水本町五丁目20番1号 株式会社日立製作所半導体グループ内

(72)発明者 深澤 真一

東京都小平市上水本町五丁目20番1号 株式会社日立製作所半導体グループ内

(72)発明者 藤本 司

東京都羽村市神明台二丁目6番13号 国際 電気アルファ株式会社内

Fターム(参考) 5B014 GD22 GD31 GD46 GE06